La mémoire occupe l'espace d'adresses 00 à 7FH (ou 00 à 0FFH pour 8052). Les registres à fonction spéciale (SFR) occupent dans tous les cas l'espace de 7FH à 0FFH. Dans le cas où il y a 256 octets de RAM (8052 par exemple), une partie de la RAM se supperpose avec les SFR. Mais les SFR sont alors disponibles qu'en adressage direct et la RAM n'est accessible qu'en adressage indirect (par pointeur)
Les 32 premiers octets de RAM interne peuvent être utilisés en tant que registres universels. Mais seuls 8 de ces 32 octets peuvent être actifs. On parle alors de 4 banques de 8 registres, l'activation de la banque se faisant à l'aide des deux bits RS0 et RS1 du registre PSW.
| adresse | nom | Banque | RS1 | RS0 |
| 1FH 18H |
R7 R0 |
3 | 1 | 1 |
| 17H 10H |
R7 R0 |
2 | 1 | 0 |
| 0FH 08H |
R7 R0 |
1 | 0 | 1 |
| 07H 00H |
R7 R0 |
0 | 0 | 0 |
16 octets peuvent être adressés au niveau du bit (de 20H à 2FH). L'adresse de chacun des bits est exprimée à l'aide d'un octet :
| Adresse | b7 | b6 | b5 | b4 | b3 | b2 | b1 | b0 |
| 2FH | 7F | 7E | 7D | 7C | 7B | 7A | 79 | 78 |
| 2EH | 77 | 76 | 75 | 74 | 73 | 72 | 71 | 70 |
| 2DH | 6F | 6E | 6D | 6C | 6B | 6A | 69 | 68 |
| 2CH | 67 | 66 | 65 | 64 | 63 | 62 | 61 | 60 |
| 2BH | 5F | 5E | 5D | 5C | 5B | 5A | 59 | 58 |
| 2AH | 57 | 56 | 55 | 54 | 53 | 52 | 51 | 50 |
| 29H | 4F | 4E | 4D | 4C | 4B | 4A | 49 | 48 |
| 28H | 47 | 46 | 45 | 44 | 43 | 42 | 41 | 40 |
| 27H | 3F | 3E | 3D | 3C | 3B | 3A | 39 | 38 |
| 26H | 37 | 36 | 35 | 34 | 33 | 32 | 31 | 30 |
| 25H | 2F | 2E | 2D | 2C | 2B | 2A | 29 | 28 |
| 24H | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 |
| 23H | 1F | 1E | 1D | 1C | 1B | 1A | 19 | 18 |
| 22H | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 |
| 21H | 0F | 0E | 0D | 0C | 0B | 0A | 09 | 08 |
| 20H | 07 | 06 | 05 | 04 | 03 | 02 | 01 | 00 |
| Symbole | Fonction | Adresse | Adresse au niveau du bit | Etat initial | ||||||||||||||||
| B | reg. pour mul. et div. | F0H |
|
00000000 | ||||||||||||||||
| ACC | Accumulateur | E0H |
|
00000000 | ||||||||||||||||
| PSW | registre d'état | D0H |
|
00000000 | ||||||||||||||||
| TH2* | Poids fort du Timer 2 | CEH | 00000000 | |||||||||||||||||
| TL2* | poids faible du Timer 2 | CDH | 00000000 | |||||||||||||||||
| RCAP2H* | Capture/rech du T2 | CCH | 00000000 | |||||||||||||||||
| RCAP2L* | Idem | CBH | 00000000 | |||||||||||||||||
| T2CON* | Contrôle du T2 | C8H |
|
00000000 | ||||||||||||||||
| IP | priorité des interruptions | B8H |
|
xx000000 | ||||||||||||||||
| P3 | Port P3 | B0H |
|
11111111 | ||||||||||||||||
| IE | Validation des int. | A8H |
|
0x000000 | ||||||||||||||||
| P2 | Port P2 | A0H |
|
11111111 | ||||||||||||||||
| SBUF | Données du port série | 99H | 00000000 | |||||||||||||||||
| SCON | Contrôle du port série | 98H |
|
00000000 | ||||||||||||||||
| P1 | Port P1 | 90H |
|
11111111 | ||||||||||||||||
| TH1 | Poids fort du Timer 1 | 8DH | 00000000 | |||||||||||||||||
| TH0 | Poids fort du Timer 0 | 8CH | 00000000 | |||||||||||||||||
| TL1 | poids faible du T1 | 8BH | 00000000 | |||||||||||||||||
| TL0 | poids faible du T0 | 8AH | 00000000 | |||||||||||||||||
| TMOD | Modes pour T0 et T1 | 89H |
|
00000000 | ||||||||||||||||
| TCON | Contrôle de T1 et T2 | 88H |
|
00000000 | ||||||||||||||||
| PCON | Mode de consommation | 87H |
|
0xxxxxxxx | ||||||||||||||||
| DPH | Poids fort de DPTR | 83H | 00000000 | |||||||||||||||||
| DPL | poids faible de DPTR | 82H | 00000000 | |||||||||||||||||
| SP | Pointeur de pile | 81H | 00000111 | |||||||||||||||||
| P0 | Port P0 | 80H |
|
11111111 |
| Symbole | Fonction | Adresse | Adresse au niveau du bit | Etat Initial | ||||||||||||||||
| P5 | Port P5 | F8H |
|
11111111 | ||||||||||||||||
| P4 | Port P4 | E8H |
|
11111111 | ||||||||||||||||
| P6 | Port P6 (8E) | DBH | ----------- | |||||||||||||||||
| DAPR | Contrôle du CAN | DAH |
|
00000000 | ||||||||||||||||
| ADDAT | Donnée du CAN | D9H | 00000000 | |||||||||||||||||
| ADCON | Contrôle de CAN | D8H |
|
00000000 | ||||||||||||||||
| TH2 | Poids fort de T2 | CDH | 00000000 | |||||||||||||||||
| TL2 | poids faible de T22 | CCH | 00000000 | |||||||||||||||||
| CRCH | registre 16 bits de | CBH | 00000000 | |||||||||||||||||
| CRCL | capture, cmp et rech. | CAH | 00000000 | |||||||||||||||||
| T2CON | Contrôle du T2 | C8H |
|
00000000 | ||||||||||||||||
| CCH3 | Registre de capture | C7H | 00000000 | |||||||||||||||||
| CCL3 | et de comp. 3 | C6H | 00000000 | |||||||||||||||||
| CCH2 | Registre de capture | C5H | 00000000 | |||||||||||||||||
| CCL2 | et de comp 2 | C4H | 00000000 | |||||||||||||||||
| CCH1 | Registre de capture | C3H | 00000000 | |||||||||||||||||
| CCL1 | et de comp 1 | C2H | 00000000 | |||||||||||||||||
| CCEN | Validation capt/Cmp | C1H |
|
00000000 | ||||||||||||||||
| IRCON | Contrôle des Int | C0H |
|
00000000 | ||||||||||||||||
| IP1 | Priorité des Int | B9H |
|
00000000 | ||||||||||||||||
| IEN1 | Validation de Int | B8H |
|
00000000 | ||||||||||||||||
| IP0 | Priorité des Int | A9H |
|
00000000 | ||||||||||||||||
| IEN0 | Validation des Int | A8H |
|
00000000 | ||||||||||||||||
| PCON | Mode de consommation | 87H |
|
0xxxxxxx |